英特尔新Xeon处理器芯片架构大翻新，打造互连网格新架构强化CPU延展性

英特尔前不久才预告采用Skylake微架构的新一代Xeon服务器处理器推出后，将不再沿用E5和E7的命名方式，而改分成白金、金、银、铜4个不同等级，今日英特尔更揭露了，下一代Xeon处理器，在芯片设计架构将全部重新设计，改采用全新的网格（ Mesh）互连架构取代，做为CPU核心和快取内存间存取资料的新途径，以改善CPU存取延迟，以及支援更高内存带宽的需求，这也是英特尔近年来最大一次的Xeon核心架构大翻新。

英特尔是在自家官网揭露了这项重大讯息，而且不只将在做为旗下Intel Xeon Scalable processors全新系列的新一代Xeon处理器(代号为Skylake-SP）才会采用，甚至也将成为未来发展Xeon服务器级CPU所使用的全新架构设计。

有别于前一代的Broadwell微架构（上图为HCC（高核心数配置）版本的裸芯片），Xeon处理器芯片上的每颗核心与快取、内存控制器及I/O控制器之间，都采用环形（Ring）互连方式，利用每个完整的环状路径，来进行资料存取或控制指令传递，虽然设计架构上，可以减少CPU存取延迟和降低传输成本，不过传送路径的选择有限，一旦核心数增加，若还要能够很快存取资料，又得支援更高内存传输带宽，现有的架构就会开始出现局限。所以英特尔决定重新设计新的芯片架构，以便于能让CPU具备更高的延展性。

新一代Skylake-SP服务器处理器将采用全新网格互连架构设计

英特尔在新一代Skylake-SP微架构芯片设计上，首次开始采用了全新网格互连架构（Mesh Interconnect Architecture）设计方式，从传统利用环形连接，到了新设计则全面改采用网格互连的方式，来进行资料存取与控制指令的传送，因为最小单位可以是以每行、每列来连接，所以每颗Skylake-SP 核心、快取、内存控制器及I/O控制器之间的路径选择变更多元，还可以跨不同的节点互连，以寻找最短的资料传递捷径，即使是加大核心数量时，也能够维持很快存取资料，并支援更高内存带宽，以及更高速I/O传输。

英特尔也提供一张Mesh架构设计概念图，来说明采用新架构的特色。除了采用新的网状互连架构外，新一代Xeon处理器架构设计，在对外连接的设计配置上也出现了不少改变，像是做为内存通道管理的内存控制器，就从原来位在芯片架构底部的位置，被移往芯片中间左右两侧的位置，而做为内部与其他相邻的处理器连接的系统总线，则重新放置在芯片架构最上方左右两端处。

英特尔也表示，采用了网格互连架构设计的Skylake-SP处理器，还同时具有低功耗的特性，可以允许处理器操作在较低的处理器时脉速度，以及在相对较低的电压的环境上来进行工作，以便于可以提供更好的效能改善，及提高能源使用效率。

英特尔也形容，采用新的网格互连架构设计，可以使得CPU在进行资料存取或指令传递上更有效率，就像是一个经过完整设计的高速公路交流道系统，具备弹性扩充的能力，即使车流量一多，也可以依据车流量多寡，来即时管制进出分散车流量，以减少交通堵塞的情形。