热门关键词:

Western Digital开放新RISC-V SweRV Core原始码作为内部架构开发

12-06
12-06,资讯Western Digital开放新RISC-V SweRV Core原始码作为内部架构开发最新消息报导,手机发烧友资讯

作为RISC-V基金会早期成员的谷歌将展示其TensorFlow Lite软件,该软件适用于在RISC-V芯片上运行Zephyr操作系统的嵌入式系统。
在沉寂一段时间,在迈入物联网要更蓬勃发展的近日,或许受到不希望架构核心受制于人,也或是想减少架构授权的支出,主打开源的RISC-V 在业界酝酿出一股新趋势,而Western Digital 也在RISC-V 峰会宣布三项开源技术,其中也包括将WD 规划的RISC-V SweRV Core 原始码进行,一方面作为Western Digital 内部架构开发,同时也是为支持日益蓬勃发展的RISC- V 架构生态做出贡献。

RISC-V SweRV Core 是由WD 所规划的32 位元RISC-V 架构,采用双向超纯量/ superscalar 设计,具备9 阶管线,可同时载入并执行多个指令以缩短程式执行时间,并为精简、循序执行的核心设计,可在28nm 下达到1.8GHz 的时脉,并具备4.9 CoreMarks/Mhz 性能, Western Digital 计画将这项架构作为固态硬碟与快闪记忆体控制器之用,并希望藉由开源提供给物联网应用开发导入。

同时Western Digital 也宣布名为OmniXtend 技术进行开源,这是一项利用网路结构实现快取连贯性储存的技术,藉由记忆体导向的系统架构,可贯串多个处理器、机器学习处理器、 GPU 、 FPGA 等进行资料的存取与分享,并以支援未来运算、储存、记忆体与I/O 元件连接的进阶构造做为目标。

最后是针对RISC-V 的开发提供开源的SweRV 指令集模拟器,这套模拟器可提供多种情境测试RISC-V 执行的稳定性,例如中断和汇流排错误,这套模拟器也是Western Digital 用以执行超过100亿个指令来严格模拟与验证SweRV Core 的平台,希望藉由将此开源助RISC-V 开发者能够验证与测试其核心设计。

  • 赞助商广告