新一代5纳米制程芯片亮相 相较之前产品面积微缩24%

在目前全球的芯片制造产业中，除了台积电、格罗方德、三星、英特尔拥有先进的生产技术，以其强大的生产能力可以生产先进逻辑运算芯片之外，爱美科（IMEC）则是在晶圆制造领域中技术研发领先的单位。

因此，继日前台积电与韩国三星陆续透露其在 5 纳米先进位程的布局情况外，爱美科也在上周宣布了一项新的技术，制造了全球最小的 SRAM 芯片，其芯片面积比之前的产品缩小了 24%，未来将可适用于先进的 5 纳米制程技术上。

事实上，由于结构简单等因素，使得每一代新制程中的研发人员往往都会使用 SRAM 芯片进行测试。结果就是谁造出的 SRAM 芯片核心面积更小，就意味着制程技术越先进。

此前的纪录，是三星在 2018 年 2 月份的国际会议上宣布，期刊发出的 6T 256Mb SRAM 芯片，面积只有 0.026mm2。不过，爱美科上周联合 Unisantis 公司开发的新一代 6T 256Mb SRAM 芯片打破了这个纪录，核心面积只有 0.0184 mm2 到 0.0205mm2 ，相比三星的 SRAM 微缩了 24%。

爱美科表示，面积能大幅缩小的原因，就在于使用了新的晶体管结构。Unisantis 与爱美科使用的是 Unisantis 所开发的垂直型环绕栅极（Surrounding Gate Transistor，SGT）结构，最小栅极距只有 50nm。

这样的水平，与标准型 GAA 晶体管相比，垂直型 SGT 单元 GAA 晶体管面积能够缩小 20% 到 30%，同时在工作电压、漏电流及稳定性上表现更佳。

目前爱美科正与 Unisantis 公司一起定制新制程的关键制程流程及步骤，预计透过一种新的制程协同优化 DTCO 技术，研发人员就能使用 50nm 间距制造出 0.0205 mm2 的 SRAM 单元，而未来该制程也能够适用 5 纳米制程的节点。此外，该制程技术还能使用 EUV 极紫外光刻技术，减少制程步骤，这使得设计成本与传统 FinFET 制程相当。

来源：科技新报