高通HBC验证完成 AI250带宽133TB/s

高通11月2日宣布，其第一代高带宽计算（HBC）技术已在美国圣迭戈实验室完成硬件验证，覆盖完整读写能力与近存计算能力。这意味着这家手机芯片巨头冲击数据中心市场的「去HBM」路线，正式从架构设想推进到了可验证的硅片阶段。

HBC的思路相当激进：不用行业主流的HBM高带宽内存，而是把多层LPDDR内存垂直堆叠在计算芯片上方，通过硅通孔（TSV）互连，让计算单元直接位于内存堆叠之下。数据传输距离从传统架构的数厘米骤缩至数微米，再配合LPDDR天生低功耗的优势，专门改善AI推理场景下「数据搬运」的效率瓶颈——也就是业内常说的存储墙问题。

能效目标方面，高通此前公布的指标是每瓦带宽达到传统HBM方案的6倍。本次验证使用的两层DRAM堆叠早期样品，实测每瓦带宽已超过HBM4的5倍，虽未达标，但距离目标只差最后一步；正式产品预计采用四层堆叠设计，仍有工程余量。

落到产品上：第一代HBC将为AI250加速卡提供133TB/s的有效内存带宽，相比采用LPDDR5X的上一代AI200提升18倍；AI250计划2027年上半年出样。按高通6月投资者日公布的路线图，2028年的AI300将搭载第二代HBC，有效内存带宽设计目标是AI200的54倍，微软Azure已确认成为早期部署客户。

背景是HBM的供给侧困境：产能紧缺、单价高昂、单堆栈容量有限，还要集成在GPU旁边。英伟达独占大头之后，高通选择用「LPDDR堆叠加近存计算」绕开这条拥挤的赛道。更值得注意的是，高通还计划把这套堆叠架构引入手机SoC和骁龙平台——一旦落地，端侧本地运行大模型的带宽与功耗表现都可能被改写。

从验证到量产仍有良率、散热和软件栈的硬仗要打，但133TB/s这个数字已经说明：AI推理内存的竞争，不再只有HBM一条路。

编译自Qualcomm 官方公告（经IT之家/通信世界编译），题为"First Silicon Proof of Life"