业内称台积电将在 2 年内商业化 CoWoS-L 技术
业内人士透露，台积电已确定其最新CoWoS工艺变体CoWoS-L是2.5D封装4倍全光罩尺寸的唯一解决方案，正与HPC芯片客户合作，共同应对基板端的挑战，预计将于2023-2024年开始商业生产。据《
2022-12-19 资讯 我要分享台积电展示 CoWoS 封装技术路线图：128GB HBM2…
8 月 23 日消息 据外媒 Wccftech 消息，台积电近期公布了 CoWoS 封装技术的路线图，并公布第五代 CoWoS ...
台积电展示 CoWoS 封装技术路线图：128GB HBM2e 显存，已用于 AMD MI200
最新8月23日消息据外媒Wccftech消息，台积电近期公布了CoWoS封装技术的路线图，并公布第五代CoWoS技术已经得到应用并量产，可以在基板上封装8片HBM2e高速缓存，总容量可达128GB。台
新合作模式：消息称台积电将 CoWoS 部分流程外包给 OSAT
据业内消息人士称，台积电已将CoWoS封装业务的部分流程外包给了日月光、矽品、安靠等OSAT，尤其是在小批量定制产品方面。CoWoS（ChipOnWaferOnSubstrate）是一种2.5D封装技
消息称台积电将为英伟达新 HPC 芯片采购三倍的 CoWoS 封装材料
业内透露，英伟达将于2022年推出用于数据中心、人工智能和游戏应用的新HPCGPU平台。据报道，其制造合作伙伴台积电预计将与封装基板和热材料供应商签订三倍订单，以支持新芯片的大规模CoWoS封装。《电
新合作模式：消息称台积电将 CoWoS 部分流程外…
据业内消息人士称，台积电已将 CoWoS 封装业务的部分流程外包给了日月光、硅品、安靠等 OSAT，尤其是在小批量定制产品方面。
台积电嘉义再建5座先进封装厂 CoWoS提速扩产
台积电计划在嘉义科学园区三期再建5座先进封装厂，届时嘉义先进封装厂总数将达10座，可望形成全球最大的AI封装聚落。CoWoS月产能2026年底预计达12万至14万片，主要客户追加2nm产能预订10%至
2026-10-01 科技 我要分享火拼先进封装！台积电英特尔三星急了
芯东西3月17日报道，本周二，英特尔宣布在欧盟投资超过330亿欧元，除了芯片制造外，还将在意大利投资高达45亿欧元的后端制造设施。据悉，该工厂将"采用新技术和创新技术"为欧盟提供产品。事实上3月以来，
台积电打响先进封装“攻坚战”
如果说此前封装技术还被认为是归于产业链后端流程的技术，现在"时代变了"。台积电在官网关于3D封装如此介绍，计算工作的负载在过去十年中的发展可能比前四个十年都要大。云计算、大数据分析、人工智能(AI)、
业内人士：苹果 M1 Ultra 芯片采用台积电 CoWoS-S 封装技术
业内人士透露，苹果刚刚发布了其M1UltraSoC，该芯片采用内部开发的UltraFusion封装架构，将由台积电采用5nm工艺节点和先进封装技术制造，所需的ABF载板将完全由欣兴电子提供。据《电子时
台积电确认苹果 M1 Ultra 采用 InFO-LSI 封装，将两片 M1 Max 连接到一起
感谢最新网友OC_Formula的线索投递！最新4月28日消息，在M1Ultra官方发布会上，苹果介绍其MacStudio中的M1Ultra时表示，这是最强大的定制AppleSilicon，它使用Ul
揭秘 Chiplet 芯片技术：摩尔定律拯救者，两大阵营、六个核心玩家
Chiplet技术的出现是产业链在生产效率优化需求下的必然选择，其技术核心在于实现芯片间的高速互联，因此UCIe在具体的封装方式上未对成员做出严格限制，产业内也分化出了两个阵营。晶圆厂阵营以大面积硅中
2022-09-13 资讯 我要分享消息称台积电竹南先进封装厂 AP6 将在 Q3 量产：升级至 3D 封装
集微网消息，台媒报道称，台积电竹南先进封测厂AP6今年第三季起即将量产，除了既有的2D/2.5D封装外，也将进行大规模的3D封装量产计划，引发市场密切关注。过去数年来，台积电先进封装技术不论是InFO
苹果两个 M1 Max 芯片“拼装”M1 Ultra 的技术秘方，在专利里找到了
编者注：苹果于3月9日公布其迄今最强自研电脑芯片M1Ultra，它将两个M1Max芯片拼在一起，使得芯片各项硬件指标直接翻倍，这背后的关键技术即是苹果创新定制的封装架构UltraFusion。千芯科技
消息称日月光先进封装切入美国一流服务器芯片厂商供应链
业内消息人士称，由于先进的2.5D和3DIC封装技术需要大量研发和制造能力的资本支出，这一领域将只有少数几家公司参与，日月光将与台积电、英特尔和三星电子展开竞争。据《电子时报》报道，需要先进封装的高性
被“误解”的先进封装，中国才刚刚起步
10月27日消息，先进封装不是摩尔定律失效的救世主，也并非与先进工艺互斥的新技术路径，其本质意义是挖掘芯片制造过程中的潜能，将传统封装中被延缓的数据传输速度和被损耗的大量功耗，通过技术和结构的创新极大
